Senior ASIC Verification Engineer, System Verilog

Paventia AB

Publicerad
2018-07-05
Annons-ID
22688968
Ort
Ospecificerad arbetsort
Antal platser
4
Yrke
Elingenjör
Sista ansökningsdag
2018-09-30
The project scope is to develop new radio technology for 5G and some new radio based products for 4G.
You will work with functional verification of new ASICs and FPGAs.
The work will be carried out in close cooperation with RTL designers.
The work includes:
Verification planning
Verification specification
Verification environment (creation/adaptation/maintenance).
Test case creation
Usage of uVC´s
Development of uVC´s (if needed)
Usage of reference models (if needed)
Constrained random testing
Creation of Coverage matrix
Writing Verification Reports

Long experience from ASIC verification and test bench development
Good knowledge of System Verilog and VHDL
Experience from working with simulation tools such as Mentor and Cadence
Experience from block level and sub-system level test benches using UVM
Experience with version control systems
English (verbal and writing)

You will work as a consultant at our customers' sites

paventia.se

Körkort

Varaktighet, arbetstid

Tillsvidare
Heltid

Lön

Fast månads- vecko- eller timlön

Ansökan

Sista ansökningsdag: 2018-09-30
Ange referens: Sr ASIC Verification Engineer
Vi tar emot ansökan via e-post: cv@paventia.se

Kontaktpersoner

Ola Svensson
info@paventia.se

Arbetsgivare

Paventia AB

Postadress

Paventia AB
Agavägen 52
18155 Lidingö

Besöksadress

Agavägen 52, Lidingö

Telefon och hemsida

info@paventia.se
Hemsida
0102195900

Källa

Arbetsförmedlingen

Cookies på Jobbsafari

Vi använder cookies för statistik och för att göra webbplatsen mer användarvänlig. Cookies placeras av Jobbsafari och våra samarbetspartner. Klickar du vidare på sidan, accepterar du att det placeras cookies i dessa syften. Läs mer här om vår användning av cookies, inklusive hur du väljer bort cookies.